STM32F1 Standard Peripheral bibliotheek  1.0
ST Microelectronics bibliotheek documentatie voor de STM32F1 Standard Peripheral Library
 All Data Structures Files Functions Variables Enumerations Groups
Macros
RCC_Private_Defines
RCC

Macros

#define RCC_OFFSET   (RCC_BASE - PERIPH_BASE)
 
#define CR_OFFSET   (RCC_OFFSET + 0x00)
 
#define HSION_BitNumber   0x00
 
#define CR_HSION_BB   (PERIPH_BB_BASE + (CR_OFFSET * 32) + (HSION_BitNumber * 4))
 
#define PLLON_BitNumber   0x18
 
#define CR_PLLON_BB   (PERIPH_BB_BASE + (CR_OFFSET * 32) + (PLLON_BitNumber * 4))
 
#define CSSON_BitNumber   0x13
 
#define CR_CSSON_BB   (PERIPH_BB_BASE + (CR_OFFSET * 32) + (CSSON_BitNumber * 4))
 
#define CFGR_OFFSET   (RCC_OFFSET + 0x04)
 
#define USBPRE_BitNumber   0x16
 
#define CFGR_USBPRE_BB   (PERIPH_BB_BASE + (CFGR_OFFSET * 32) + (USBPRE_BitNumber * 4))
 
#define BDCR_OFFSET   (RCC_OFFSET + 0x20)
 
#define RTCEN_BitNumber   0x0F
 
#define BDCR_RTCEN_BB   (PERIPH_BB_BASE + (BDCR_OFFSET * 32) + (RTCEN_BitNumber * 4))
 
#define BDRST_BitNumber   0x10
 
#define BDCR_BDRST_BB   (PERIPH_BB_BASE + (BDCR_OFFSET * 32) + (BDRST_BitNumber * 4))
 
#define CSR_OFFSET   (RCC_OFFSET + 0x24)
 
#define LSION_BitNumber   0x00
 
#define CSR_LSION_BB   (PERIPH_BB_BASE + (CSR_OFFSET * 32) + (LSION_BitNumber * 4))
 
#define CR_HSEBYP_Reset   ((uint32_t)0xFFFBFFFF)
 
#define CR_HSEBYP_Set   ((uint32_t)0x00040000)
 
#define CR_HSEON_Reset   ((uint32_t)0xFFFEFFFF)
 
#define CR_HSEON_Set   ((uint32_t)0x00010000)
 
#define CR_HSITRIM_Mask   ((uint32_t)0xFFFFFF07)
 
#define CFGR_PLL_Mask   ((uint32_t)0xFFC0FFFF)
 
#define CFGR_PLLMull_Mask   ((uint32_t)0x003C0000)
 
#define CFGR_PLLSRC_Mask   ((uint32_t)0x00010000)
 
#define CFGR_PLLXTPRE_Mask   ((uint32_t)0x00020000)
 
#define CFGR_SWS_Mask   ((uint32_t)0x0000000C)
 
#define CFGR_SW_Mask   ((uint32_t)0xFFFFFFFC)
 
#define CFGR_HPRE_Reset_Mask   ((uint32_t)0xFFFFFF0F)
 
#define CFGR_HPRE_Set_Mask   ((uint32_t)0x000000F0)
 
#define CFGR_PPRE1_Reset_Mask   ((uint32_t)0xFFFFF8FF)
 
#define CFGR_PPRE1_Set_Mask   ((uint32_t)0x00000700)
 
#define CFGR_PPRE2_Reset_Mask   ((uint32_t)0xFFFFC7FF)
 
#define CFGR_PPRE2_Set_Mask   ((uint32_t)0x00003800)
 
#define CFGR_ADCPRE_Reset_Mask   ((uint32_t)0xFFFF3FFF)
 
#define CFGR_ADCPRE_Set_Mask   ((uint32_t)0x0000C000)
 
#define CSR_RMVF_Set   ((uint32_t)0x01000000)
 
#define FLAG_Mask   ((uint8_t)0x1F)
 
#define HSI_Value   ((uint32_t)8000000)
 
#define CIR_BYTE2_ADDRESS   ((uint32_t)0x40021009)
 
#define CIR_BYTE3_ADDRESS   ((uint32_t)0x4002100A)
 
#define CFGR_BYTE4_ADDRESS   ((uint32_t)0x40021007)
 
#define BDCR_ADDRESS   (PERIPH_BASE + BDCR_OFFSET)
 
#define HSEStartUp_TimeOut   ((uint16_t)0x0500)
 

Detailed Description